TSMC anuncia A13, N2U y nuevas tecnologías para impulsar la inteligencia artificial

Aprovechando el simposio tecnológico de 2026 que se celebra en norte américa, TSMC ha presentado su tecnología más avanzada para la fabricación de semiconductores. Esta es la A13, una evolución de su nodo A14 que ya se había anunciado el pasado año, y que permitirá afinar diseños más compactos y eficientes para abordar la demanda de requisitos computacionales en la inteligencia artificial de próxima generación.

TSMC presenta el nodo A13 con mejoras en eficiencia y compatibilidad con A14

Este nuevo proceso de fabricación A13 ofrece un ahorro de área del 6 % respecto al proceso A14. También cuenta con mejor rendimiento gracias a la optimización de este nuevo diseño y una mejor eficiencia energética. Además, el nuevo proceso más eficiente es compatible con todos los diseños del A14, permitiendo una migración más rápida para estos diseños de última tecnología.

Junto a este A13, TSMC también presentó la plataforma A12 con tecnología Super Power Rail que mejora la alimentación desde la parte posterior en el silicio, ideal para las aplicaciones de Inteligencia Artificial y computación de alto rendimiento. Este nuevo nodo A12 tiene previsto comenzar en el próximo 2029.

El nodo N2U mejora rendimiento y eficiencia para IA, móviles y HPC

También ha dado a conocer el proceso N2U, una evolución de su proceso de 2 nanómetros con una optimización de diseño y tecnología para aumentar la velocidad en hasta un 4 %, o reducir la potencia necesaria en hasta el 10 %. Este proceso N2U también muestra una mejora de la densidad lógica de hasta 1,03 veces con respecto al N2P. El nuevo N2U llega para afrontar las necesidades en dispositivos móviles, IA y HPC, con una previsión para su lanzamiento en el 2028.

TSMC impulsa el empaquetado avanzado con 3DFabric, CoWoS y SoIC para la era de la IA

TSMC también nos ha contado durante este simposio su nuevo sistema avanzado de empaquetado 3DFabric y el apilado de silicio en 3D. TSMC también ha contado como su sistema de empaquetado CoWoS (Chip on Wafer on Substrate) ahora cuenta con 5,5 retículas y tiene planes para aumentarla. CoWoS con 14 retículas será capaz de integrar 10 chips CPU de gran tamaño y 20 pilas de memoria HBM para el 2028, ampliando a 14 retículas la capacidad en el 2029. Esta tecnología complementa a la SoW-X (System on Wafer) de 40 retículas que también está prevista para el 2029.

La tecnología de apilado de chips 3D TSMC-SoIC también llegará a su tecnología más avanzada. SoIC A14 a A14 estará disponible en el 2029 proporcionando una densidad de E/S entre chips 1,8 veces mayor en comparación con SoIC N2 sobre N2. Esto ofrecerá un mayor ancho de banda para la comunicación entre los chips apilados.

TSMC-COUPE promete duplicar la eficiencia y reducir 10 veces la latencia en centros de datos

TSMC también prepara un importante avance en interconexión para centros de datos con su tecnología TSMC-COUPE (Compact Universal Photonic Engine), que alcanzará un hito en 2026 con el inicio de producción de una solución de óptica coempaquetada (CPO) integrada directamente en el encapsulado del chip. Este enfoque supone un cambio frente a las soluciones ópticas tradicionales en placa, al acercar la comunicación óptica al propio procesador.

Gracias a esta integración, TSMC logra duplicar la eficiencia energética y reducir hasta 10 veces la latencia, mejorando de forma notable la comunicación entre sistemas. La tecnología se apoya en un modulador micro-ring de 200 Gbps, una solución compacta y eficiente diseñada para acelerar el movimiento de datos entre racks dentro de los centros de datos.

TSMC lleva sus nodos avanzados a automoción, robótica y nuevas aplicaciones

En el campo de la automoción y la robótica, TSMC continúa avanzando con tecnologías diseñadas para cumplir los exigentes requisitos de sistemas como los ADAS y los vehículos autónomos, así como de nuevas aplicaciones de IA física, como los robots humanoides. Para dar respuesta a estas necesidades, la compañía ha anunciado su proceso N2A, el primero de grado automotriz basado en transistores nanosheet, que promete ofrecer un salto significativo en rendimiento y eficiencia.

Este nuevo nodo N2A permitirá una mejora de entre el 15 % y el 20 % en velocidad a igual consumo frente al actual N3A, y está previsto que complete la certificación AEC-Q100 en 2028, un estándar clave en la industria automotriz. Además, TSMC ha introducido kits de diseño “Auto-Use” dentro de su PDK N2P, lo que permitirá a los fabricantes comenzar el desarrollo de productos antes de que el proceso esté completamente validado, acelerando así los ciclos de desarrollo.

Los avances ya se están materializando con el nodo N3A, que entrará en producción en 2026. Gracias al programa “N3 Auto Early”, los clientes pudieron iniciar sus diseños desde 2023, y actualmente ya hay más de 10 productos en desarrollo basados en esta tecnología, con el objetivo de hacer los vehículos más inteligentes, eficientes y seguros.

El proceso N16HV mejora eficiencia y tamaño en pantallas y dispositivos emergentes

Por otro lado, en el segmento de tecnologías especializadas, TSMC también ha dado un paso importante al introducir su proceso N16HV, que lleva la tecnología de alto voltaje a la era FinFET. Este nodo, previsto para 2026, está orientado especialmente a controladores de pantalla, tanto en smartphones como en dispositivos emergentes.

En el caso de los drivers de pantalla para smartphones, el proceso N16HV permitirá aumentar la densidad de puertas en un 41 % y reducir el consumo en un 35 % frente al nodo anterior N28HV. Para dispositivos como gafas inteligentes o pantallas “near-eye”, esta tecnología permitirá reducir el tamaño del chip en un 40 % y el consumo en más de un 20 %, mejorando notablemente la autonomía y la experiencia de uso en este tipo de dispositivos.

Fin del Artículo. ¡Cuéntanos algo en los Comentarios!