Un estudio compara 10 procesadores cuánticos de Quantinuum, IBM e IQM en las operaciones que exige la corrección de errores

En los procesadores de IBM analizados, las mediciones a mitad de un cálculo elevan el error efectivo en torno a diez veces respecto a la misma tarea sin ellas. En los de Quantinuum, ese sobrecoste es comparable al de una puerta de dos cúbits, la operación que conecta dos cúbits entre sí. Así lo recoge un estudio de computación cuántica que ha sido publicado en arXiv por J. A. Montañez-Barrera y Kristel Michielsen, del Centro de Supercomputación de Jülich, que compara 10 procesadores de Quantinuum, IBM e IQM.

Esas mediciones son imprescindibles para corregir errores, porque permiten detectar fallos y usar el resultado para guiar las operaciones posteriores, pero también pueden introducir errores nuevos o dejar cúbits en espera. Por eso los autores proponen una prueba previa que estima si un chip está preparado, sin lanzar el experimento completo, que exige mucho tiempo de cálculo.

La prueba usa una versión del algoritmo QAOA, un método que busca buenas soluciones a problemas matemáticos, planteados para que resolverlos requiera conexiones y mediciones parecidas a las de ciertos códigos de corrección. Con cada capa añadida se mide con qué rapidez empeora la calidad de las soluciones: un 1 equivale a la solución óptima y un 0,5 al azar. Los circuitos llegan a las 2.950 mediciones intermedias.

Con el código de superficie, que protege la información mediante comprobaciones repartidas por una red de cúbits, Helios-1 de Quantinuum puntuó más alto con 25 cúbits de datos en todas las profundidades analizadas, con diferencias de dos a cuatro desviaciones estándar por punto y 50 ejecuciones en cada uno. Con cadenas de 30 cúbits la tendencia fue similar, pero la incertidumbre no permite confirmar la mejora.

Hasta 91 cúbits de datos y el límite de las ocho zonas

En pruebas más amplias, Helios-1 mantuvo resultados por encima del azar con 81 cúbits de datos en código de superficie, 91 en código de color triangular y 48 en códigos bivariate-bicycle, una familia que se estudia para reducir los recursos necesarios. Estos ensayos miden si el procesador aguanta patrones exigentes de operaciones y no demuestran que se corrigieran errores a ese tamaño. En el de 91, solo siete de sus 98 cúbits físicos quedaban libres como auxiliares, así que las mediciones se repartieron en tandas.

El coste de las mediciones en Helios-1 creció con cadenas más largas, algo que el estudio liga a sus ocho zonas de operación: no caben todas las mediciones a la vez y algunos cúbits esperan. Al ejecutar más operaciones en paralelo, la prueba registró una mejora clara.

Para validarla, los autores la compararon con experimentos de memoria protegida en 11 zonas del procesador Phoenix de IBM. Las zonas mejor puntuadas solían tener menos errores lógicos, con una desviación media de 1,6 puestos en la clasificación frente a entre 2,1 y 2,7 de las medidas de calibración examinadas, aunque solo en parches pequeños de código de superficie y en un único procesador.

Los investigadores mencionan además que harán falta más pruebas antes de que este método sustituya a los experimentos completos. Además, el trabajo es un preprint y aún no ha pasado revisión por pares.

Fin del Artículo. ¡Cuéntanos algo en los Comentarios!