CXMT solo obtiene alrededor de un 25 % de chips válidos en sus primeras pilas de memoria HBM

CXMT ha comenzado a fabricar pequeñas cantidades de memoria HBM para comprobar y mejorar su proceso antes de una posible producción a gran escala. Los primeros resultados muestran un rendimiento aproximado del 25 %, lo que significa que solo una de cada cuatro pilas completaría correctamente todas las fases de fabricación y pruebas.

La cifra procede de fuentes de la industria de equipos semiconductores consultadas por el medio surcoreano Chosun Biz. CXMT no ha publicado un comunicado, una ficha técnica o resultados propios que permitan verificarla. Su catálogo oficial continúa limitado a DDR5, LPDDR6 y generaciones anteriores de LPDDR, sin ninguna memoria HBM disponible comercialmente.

El rendimiento baja del 30 % al 25 % después del empaquetado

El producto descrito utiliza ocho matrices de memoria apiladas, una configuración conocida como 8-Hi. El rendimiento en la etapa inicial de fabricación se situaría alrededor del 30 %. De los componentes que superan esa fase, aproximadamente el 70 % completa correctamente el apilado, la unión y las comprobaciones posteriores.

La combinación de ambos porcentajes deja un rendimiento final próximo al 21 %, aunque las fuentes redondean el resultado general hasta aproximadamente el 25 %. Expresado de otra manera, entre 75 y 80 pilas de cada 100 quedarían descartadas en algún momento del proceso. Una proporción tan elevada impide producir memoria a un coste competitivo, incluso cuando algunas unidades funcionales pueden entregarse como muestras.

CXMT estaría proporcionando muestras de estas memorias a T-Head, la división de semiconductores de Alibaba, y al fabricante chino de aceleradores Cambricon.

El principal obstáculo se encuentra en los TSV y el apilado

Fabricar HBM requiere producir varias matrices DRAM, perforarlas con conexiones verticales y unirlas con gran precisión. Esas conexiones se denominan TSV, siglas de vías a través del silicio, y permiten que los datos y la energía circulen entre las diferentes capas de la pila.

Un análisis de Nomad Semi citado por el informe calcula que CXMT utiliza unos 3.000 TSV por matriz. Como referencia, una memoria HBM2 de Samsung superaría los 5.000, mientras una HBM3 de SK hynix incorporaría más de 8.000. Reducir el número facilita parte del proceso, pero también puede limitar el ancho de banda disponible.

La fabricación tampoco termina cuando los TSV funcionan. Las ocho matrices deben quedar correctamente alineadas y unidas. Una desviación entre capas, una burbuja microscópica en el punto de contacto o la deformación producida durante la compresión térmica puede inutilizar el conjunto completo. Cada pila perdida arrastra además el coste de todas las matrices válidas colocadas en ella.

HBM3 o HBM3E: las fuentes todavía no coinciden

El informe original de Chosun Biz identifica el producto como HBM3 de ocho capas. Informaciones anteriores sobre el inicio de la producción de riesgo de CXMT lo describieron como HBM3E. Algunas publicaciones posteriores también han trasladado las cifras del 25 % directamente a HBM3E.

CXMT no ha confirmado públicamente ninguna de las dos denominaciones. Tampoco ha comunicado velocidad por pin, capacidad, ancho de banda, interfaz, clientes certificados o códigos de producto. Hasta que aparezca una ficha oficial, lo más preciso es tratarlo como una pila HBM de ocho capas en fase piloto y mantener abierta la generación concreta.

Esta diferencia resulta importante porque HBM3E eleva la velocidad respecto a HBM3 y exige superar requisitos adicionales de consumo, estabilidad y señal. Conseguir algunas pilas funcionales tampoco garantiza que alcancen las especificaciones previstas o que puedan utilizarse junto a un acelerador comercial.

La producción masiva tendrá que esperar a que mejore el proceso

La industria suele utilizar un rendimiento cercano al 80 % como referencia para considerar madura una fabricación de gran volumen. SK hynix, que produce HBM3 desde 2022, habría superado el 90 %. La comparación muestra la distancia actual, aunque enfrenta una línea piloto con procesos que llevan varios años produciendo chips comerciales.

El margen de mejora puede ser rápido durante las primeras etapas. El mismo informe señala que Samsung elevó el rendimiento inicial de HBM4 desde menos del 60 % hasta alrededor del 80 % en seis meses. Ese antecedente impide considerar definitivo el 25 % atribuido a CXMT, pero tampoco permite anticipar que vaya a seguir el mismo ritmo.

Las fuentes descartan por ahora el salto a configuraciones 12-Hi. Añadir matrices aumenta la capacidad, pero también multiplica las oportunidades de que un fallo de alineación, unión o conexión invalide el producto completo.

La compañía había sido relacionada con una posible expansión de HBM durante 2027. El nuevo informe no ofrece una fecha concreta para la producción masiva. El rendimiento final, la certificación de los clientes y la generación exacta de la memoria siguen pendientes de confirmación oficial.

Fin del Artículo. ¡Cuéntanos algo en los Comentarios!